新思公司没有将MinChip作为一款独立的产品或功能选件发布，而是计划到今年年底将它集成进JupiterXT布局规划器，Galaxy实现工具产品行销经理Bernie Mortell透露道。由于所有的新思布局规划功能都要被集成进IC Compiler，因此MinChip也会提供给IC Compiler用户使用，她表示。

　　MinChip在尝试布线和布局后接收布局规划。它通过执行被Mortell称为“虚拟布局和虚拟布线”的工具来发现最小的可能裸模尺寸。用户仍必须执行最终的布线和优化，并在时序、电源和信号完整性方面执行设计收敛。

　　“我认为所有用户都将从中受益，但收益最大的将是那些为消费类电子产品设计大批量部件的用户。”Mortell说。另外她表示，目前找到最小可布线裸模尺寸的过程仍是缺乏可预测性的人工作业，需要许多次反复才能完成。

　　MinChip可以“接受当前网表，并将它压缩到最小尺寸，整个过程一次完成，用户无需经历多次反复的过程。”自动方法可以减少工程时间和资源的浪费，她补充道。

　　MinChip在JupiterXT中作为一条新增加的命令。当MinChip修改布局时，它会保存设计的“相对布局”，Mortell表示。通过这种方法可保存宏布局、引脚分配以及芯片或模块形状。

　　用户可以自动运行MinChip，Mortell指出，或者给MinChip提供一些引导。例如，用户可以要求MinChip将嵌入式元件保持在固定位置，在模块之间保留一定的空间或将重点放在裸模的某个区域。该技术声称在一个两百万门的设计上运行的时间只需约4小时，在40万门的设计上运行的时间只需1个小时。

　　新思公司表示，对用户设计的内部测试表明MinChip平均可以节省9%的面积。其中一些设计在裸模尺寸方面已经做过人工优化，那些没有做过优化的设计面积缩减幅度可达36%。

　　MinChip对其它设计参数没有太大的影响，Mortell说。“总的来说，我们发现时序没有太大的改变。我们认为更小的裸模面积有助于良品率的提高。而且在压降方面也有更好的性能，因为元件相互间靠得更近了。”

　　也许最重要的是用户无需支付额外的费用。“我们相信这会增加我们提供给用户的附加值。”Mortell指出。目前使用MinChip的用户数量还比较有限。

（源自：电子工程专辑）